

HETEROJUNCTION BIPOLAR TRANSISTOR AND CIRCUIT USING THE SAME

05-048078 [JP 5048078 A]

PUBLISHED:

February 26, 1993 (19930226)

INVENTOR(s): MOCHIZUKI KAZUHIRO, MASUDA HIROSHI, MITANI KATSUHIKO,

ISHIKAWA KYOSUKE, KUSANO CHUSHIRO

APPLICANT(s): HITACHI LTD (A Japanese Company or Corporation)

APPL. NO.:

03-207805 [JP 91207805]

FILED:

August 20, 1991 (19910820)

INTL CLASS: H01L-029/205; H01L-021/331; H01L-029/73

ABSTRACT

PURPOSE: To reduce characteristics fluctuation at the time of high current density operation by making the forbidden band width of an emitter layer larger than that of a base layer and making the shape of an emitter plane rectangular in order to make its longer side parallel with a specified direction, these being formed on a specified surface of a semiconductor substrate.

CONSTITUTION: Makes the shape of an emitter plane rectangular, emitter size 2.mu.mX10.mu.m, collector current density 2.5X10(sup 5)A/cm(sup 2), measuring temperature 20 deg.C and conducting time 10 minutes. A base impurity is Be and its density includes three types, 2X10(sup 19)/cm(sup 2), 3X10(sup 19)/cm(sup 2) and 4X10(sup 19)/cm(sup 2). The orientation of emitter forming is the direction in which the longer side of a rectangular emitter falls into the orientation flat of a GaAs (100) surface substrate, that is, the angle .theta. formed against (01-0) direction includes three angles, 0 deg., 45 deg. and 90 deg..

When .theta.=90 deg., regardless of high collector current density such as 2.5X10(sup 5)A/cm(sup 2), a reducing

rate of the collector current comes to be less than 20% after continuous conduction for 10 minutes at 20 deg.C, and this value is less than that of other orientations.

(19) 日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-48078

(43)公開日 平成5年 (1993) 2月26日

(51) Int. Cl. ⁶

識別記号

庁内整理番号 7377-4M FΙ

技術表示箇所

H 0 1 L 29/205 21/331 29/73

H01L 29/72

審査請求 未請求 請求項の数13 (全 8 頁)


(21)出願番号	特願平3-207805	(71)出願人 000005108 株式会社日立製作所
(22)出顧日	平成3年(1991)8月20日	東京都千代田区神田駿河台四丁目6番地 (72)発明者 望月 和浩
	•	東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
		(72)発明者 増田 宏
		東京都国分寺市東恋ケ窪1丁目280番地 株 式会社日立製作所中央研究所内
		(72)発明者 三谷 克彦
		東京都国分寺市東恋ケ窪1丁目280番地 株
		式会社日立製作所中央研究所内
		(74)代理人 弁理士 小川 勝男
		最終頁に続く

(54) 【発明の名称】 ヘテロ接合バイポーラトランジスタおよびそれを用いた回路

(57)【要約】

【目的】高電流密度動作時の特性変動の少ないIII-V 族化合物半導体へテロ接合バイポーラトランジスタおよ び該トランジスタを用いた回路を提供する。

【構成】ダイアモンド構造またはせん亜鉛構造を有する半導体の(100)面基板上に形成するIII-V族化合物半導体へテロ接合バイポーラトランジスタのエミッタ平面形状を、(1)長辺が〔011〕方向に平行な矩形、(2)〔01-1〕方向に平行な辺が存在しない形状、および(3)外部ベース層を〔011〕方向に平行な辺に接する領域のみに有する形状、あるいは、上記半導体の基板面方位を(100)面から(111)B面方向に±35.3°以内かつ(111)A面方向に±54.7°以内とし、エミッタ平面形状が矩形で、その長辺が〔011〕方向を基板面に射影した方向に平行である形状のいずれかとする。



【特許請求の範囲】

【請求項1】 ダイアモンド構造またはせん亜鉛構造を有 する半導体基板の(100)面上に形成され、エミッタ 層の禁制帯幅がベース層の禁制帯幅より大きく、エミッ タ平面形状が矩形で、その長辺が〔011〕方向に平行 であることを特徴とする、III-V族化合物半導体へテ 口接合バイポーラトランジスタ。

1

【請求項2】ダイアモンド構造またはせん亜鉛構造を有 する半導体基板の(100)面上に形成され、エミッタ 層の禁制帯幅がベース層の禁制帯幅より大きく、〔01 -1〕方向に平行な辺がエミッタ平面形状に存在しない ことを特徴とする、III-V族化合物半導体へテロ接合 バイポーラトランジスタ。

【請求項3】 ダイアモンド構造またはせん亜鉛構造を有 する半導体基板の(100)面上に形成され、エミッタ 層の禁制帯幅がベース層の禁制帯幅より大きく、エミッ タ平面形状の〔011〕方向に平行な辺に接する領域の みに外部ベース層を有することを特徴とする、III-V 族化合物半導体ヘテロ接合バイポーラトランジスタ。

【請求項4】ベース層の導電型がp型で、不純物として Beを含むことを特徴とする、請求項1、請求項2およ び請求項3記載のIII-V族化合物半導体ヘテロ接合バ イポーラトランジスタ。

【請求項5】ベース層の導電型がp型で、不純物として Znを含むことを特徴とする、請求項1、請求項2およ び請求項3記載のIII-V族化合物半導体へテロ接合バ イポーラトランジスタ。

【請求項6】20℃において2. 5×10⁶ A/cm²の コレクタ電流密度で10分間連続通電した際に、初期コ レクタ電流密度が1×10°A/cm²であるバイアス点 でのコレクタ電流の減少率が20%以下であることを特 徴とする、請求項1から請求項5に記載のIII-V族化 合物半導体へテロ接合バイポーラトランジスタ。

【請求項7】請求項1から請求項6に記載のIII-V族 化合物半導体ヘテロ接合バイポーラトランジスタを用い た回路。

【請求項8】少なくとも差動増幅回路部に請求項1から 請求項6に記載のIII-V族化合物半導体へテロ接合バ イポーラトランジスタを用いたことを特徴とする回路。

【請求項9】単結晶半導体基板上順次形成されたコレク 夕層、ベース層、エミッタ層を有するヘテロ接合バイポ ーラトランジスタにおいて、該エミッタ層はメサ構造を 有し、かつ該エミッタ層の逆メサ部の辺長は順メサ部の 辺長よりも長いことを特徴とするヘテロ接合パイポーラ トランジスタ。

【請求項10】上記単結晶半導体基板は、GaAsから なることを特徴とする請求項9記載のヘテロ接合バイポ ーラトランジスタ。

0) 面であることを特徴とする請求項9および請求項1

【請求項11】上記単結晶半導体基板は表面が(10

0に記載のヘテロ接合バイポーラトランジスタ。

【請求項12】上記ベース層およびエミッタ層はそれぞ れGaAsおよびAlGaAsからなることを特徴とす る請求項9乃至請求項11の何れかに記載のヘテロ接合 バイポーラトランジスタ。

【請求項13】 ダイアモンド構造またはせん亜鉛構造を 有する半導体基板上に形成され、該基板の面方位の(1) 00) 面からの傾角が(111) B面方向に±35.3 。以内かつ(111)A面方向に±54.7。以内であ 10 り、エミッタ平面形状が矩形で、その長辺が〔011〕 方向を基板面に射影した方向に平行であることを特徴と する、III-V族化合物半導体ヘテロ接合バイポーラト ランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は高電流密度動作時の特性 変動の少ない化合物半導体へテロ接合バイポーラトラン ジスタおよびそれを用いた回路に関する。

[0002]

【従来の技術】従来のIII-V族化合物半導体へテロ接 合バイポーラトランジスタは、例えばアイイーイー・ト ランサクション・オン・マイクロウェーブ・セオリー・ アンド・テクニークス第37巻 (1989年) 第128 6頁から第1303頁 (IEEE Transacti on on Microwave Theory an d Techniques 37 (1989) pp. 1 286-1303) に記載されているようにエミッタ平 面形状は矩形であり、その形成方位に関して特記される ことはなかった。これは、ヘテロ接合バイポーラトラン 30 ジスタのコレクタ電流は基板に垂直に流れるために、エ ミッタの形成方位がトランジスタ特性に影響を与えると は考えにくく、注意が払われてこなかったためだと考え られる。また、このようなIII-V族化合物半導体へテ 口接合バイポーラトランジスタを用いて回路を構成する 場合も、回路面積を小さくするために、矩形エミッタ形 成方位の異なるヘテロ接合バイポーラトランジスタを1 つの回路内に混在させることもあった。

[0003]

【発明が解決しようとする課題】上記従来技術におい 40 て、特にベース層不純物にBeを用いたAlGaAs/ GaAsヘテロ接合バイポーラトランジスタの場合に、 1×10°A/cm²以上のコレクタ電流密度で連続動作 させると、コレクタ電流の低減してしまう問題が、アイ イーイーイー・インターナショナル・エレクトロン・デ バイス・ミーティング1990 (1990年) 第673 頁から第676頁 (IEEE Internation al Electron Device Meetin g 1990 (1990) pp. 673-676) にて 指摘された。同様な問題は他のIII-V族化合物半導体 50 を用いたヘテロ接合バイポーラトランジスタや、ベース 3

層不純物にZnを用いたIII-V族化合物半導体へテロ接合バイポーラトランジスタの場合にも当てはまる。この原因は、通電により生じるキャリアの再結合過程で発生したエネルギーにより、エミッタメサ周辺でのベース層不純物のエミッタ層中への拡散が促進されるためだと考えられている。

【0004】このような現象は、電流増幅率の劣化やオン電圧のシフトといった問題を引き起こすため、III-V族化合物半導体へテロ接合バイポーラトランジスタおよびそれを用いた回路システムの信頼性を損なってしまう。

【0005】本発明の目的は、高電流密度動作時の特性変動の少ないIII-V族化合物半導体へテロ接合バイポーラトランジスタを作製することである。本発明の他の目的は、高電流密度動作時の特性変動の少ない、III-V族化合物半導体へテロ接合バイポーラトランジスタを用いた回路システムを作製することである。

[0006]

【課題を解決するための手段】上記目的を達成するために、ダイアモンド構造またはせん亜鉛構造を有する半導体の(100)面基板上に形成するIII-V族化合物半導体へテロ接合バイポーラトランジスタのエミッタ平面形状を、(1)長辺が〔011〕方向に平行な矩形、

(2) 〔01-1〕方向に平行な辺が存在しない形状、および(3)外部ベース層を〔011〕方向に平行な辺に接する領域のみに有する形状、のいずれかあるいは上記基板の面方位を(100)面から(111)B面方向に±35.3°以内かつ(111)A面方向に±54.7°以内とし、エミッタ平面形状の長辺を〔011〕方向を基板面に射影した方向に平行となるようにしたものである。また、上記他の目的を達成するために、上記3つのエミッタ平面形状のいずれかを有するIII-V族化合物半導体へテロ接合バイポーラトランジスタを、全部あるいは少なくとも差動増幅回路部にのみ用いて回路を構成するようにしたものである。

[0007]

【作用】ダイアモンド構造またはせん亜鉛構造を有する 半導体の(100)面基板上に形成するIII-V族化合 物半導体へテロ接合バイポーラトランジスタのエミッタ 平面形状を、(1)長辺が〔011〕方向に平行な矩 形、(2)〔01-1〕方向に平行な辺が存在しない形 状、および(3)外部ベース層を〔011〕方向に平行 な辺に接する領域のみに有する形状、のいずれかあるい は上記基板の面方位を(100)面から(111)B面 方向に±35.3°以内かつ(111)A面方向に±5 4.7°以内とし、エミッタ平面形状の長辺を〔01 1〕方向を基板面に射影した方向に平行となるようにす ることにより、高電流密度動作時の特性変動を従来に比 較して抑制することができる。これは、高電流密度動作 時の特性変動にエミッタメサ形成方位依存性があり、 4

(100) 面上の〔011〕方向に平行な辺の長いエミッタ形状ほど特性劣化が少ない、という新たに見い出した実験事実に基づいている。以下、これを図1から図3により説明する。

【0008】図1はGaAs (100) 基板上に作製し たAlGaAs/GaAsへテロ接合バイポーラトラン ジスタの、高電流密度動作状態におけるコレクタ電流変 動率(初期コレクタ電流密度が1×10°A/cm²であ るバイアス点として、ベース・エミッタ間バイアスVB 10 E=1. 2 Vで定義) のエミッタ形成方位依存性を示す 実験結果である。エミッタ平面形状は矩形で、エミッタ サイズSEは2 μ m×10 μ m、コレクタ電流密度JC は2. 5×10⁵ A/c m²、測定温度は20℃、通電時 間は10分間とした。ベース不純物はBeで、その密度 NBは $2 \times 10^{19} / cm^3$ 、 $3 \times 10^{19} / cm^3$ 、 4×1 0¹⁹/cm³の3種類である。エミッタ形成方位は、図 2に示すように矩形エミッタの長辺がGaAs (10 0) 面基板のオリエンテーション・フラット(OF)の 方向、すなわち〔01-1〕方向とのなす角度θが0 °、45°および90°の3種類である。図1からわか るように $\theta = 90$ °の場合、2. 5×10 A/c m² と いう高いコレクタ電流密度にもかかわらず、20℃にお ける10分間の連続通電でコレクタ電流の減少率は20 %以下と、他の方位に比較して極めて小さくなってい る。このことは、図3に示すようなエミッタ・ベース付 近の断面形状に関係していると考えられる。

【0009】図3は素子の断面構造図で、(a)は(0 1-1) へき開面、(b) は(011) へき開面におけ る断面構造を示す。層構造としては、半導体(100) 30 面基板1.上に、高ドープn型GaAs層(Si濃度=5 ×10¹⁸/cm³、膜厚=0.5μm) 2、n型GaA s層 (Si 濃度=5×10¹⁶/cm³、膜厚=0.4μ m) 3、高ドープp型GaAs層(Be濃度=2×10 19/cm³、膜厚=0.1 μm) 4、アンドープGaA s層(膜厚=10nm) 5、n型AlGaAs層(Al Asモル比=0. 3、Si 濃度=1×10¹⁸/cm³、 膜厚=0.1μm) 6、高ドープn型GaAs層 (Si 濃度=5×10¹⁸/cm³、膜厚=0. 2μm) 7が順 次積層されたものとなっており、電極としてはエミッタ 40 およびコレクタ用にAuGe電極8、ベース用にAuZ n電板9が形成されている。エッチングにより {11 1 A面が現れるために、図3 (a) では順メサ形状1 0、図3 (b) では逆メサ形状11が現れている。この ようなエミッタメサ形状の違いは、表面保護絶縁膜とエ ミッタメサエッジとの界面に働く応力に違いをもたらす ので、通電によるBe拡散にエミッタ形成方位依存性が 現れたと考えられる。

【0010】以上より、エミッタの逆メサエッジが長く、順メサエッジが短いヘテロ接合バイポーラトランジ 50 スタほど、高電流密度動作状態での特性変動が少なくな 5

ることが明らかとなった。このことは、ベース層不純物がZnの場合や、AlGaAs/GaAs以外のIII-V族化合物半導体を用いたヘテロ接合バイポーラトランジスタについても、同様にあてはまることが確認された。

【0011】エミッタ平面構造を(1)長辺が〔01 1) 方向に平行な矩形とすると、エミッタの順メサエッ ジの長さよりも逆メサエッジの長さの長い構造となり、 (2) [01-1] 方向に平行な辺が存在しない形状と すると、順メサ形状の現れない構造となり、(3)外部 ベース層を〔011〕方向に平行な辺に接する領域のみ に有する形状とすると、ベース電流は順メサエッジから 流入せず、キャリアの再結合が順メサエッジ付近で発生 しにくい構造となる。また、半導体基板の面方位は(1 00)でなくともよく、図7に示すように、基板面方位 の (100) 面からの傾向を (111) A面方向すなわ ち基板面内〔011〕方向に対してφ、(111)B面 方向すなわち基板面内〔01-1〕方向に対してψと定 義すると、-35.3° <ψ<35.3° かつ-54. 7° < φ < 5 4. 7° の条件を満たせば、上述の効果と 同様な効果が得られる。ここで、 (100) 面に対して 適当な {111} 面を選ぶと | φ | および | ψ | は5 4.7°以下になるので、−54.7°<ψ<54.7 。はψが任意の値でよいことを示す。このことを図8を 用いて説明する。

【0012】 $\psi \neq 0$ の場合、(011)へき開面における逆メサ形状は図8(a)に示すように左右非対称となるが、 $|\psi| < 35.3$ °であれば逆メサ形状が維持され、高電流密度動作時の特性変動抑制効果も維持される。しかし、35.3° $< |\psi| < 54.7$ °では片側が順メサ形状になってしまうために、特性変動抑制効果は低減してしまう。

【0013】 φに関しては任意の値でよく図8(b)に 示すように | φ | <35.3°では両側順メサ形状であ る。35.3° < | φ | < 54.7° では片側逆メサ形 状になるが、これは好ましい傾向となる。いずれの場合 も、〔01-1〕方向を基板面に射影した方向に平行な エミッタ辺の長さを〔011〕方向を基板面に射影した 方向に平行なエミッタ辺の長さに対して短くしておけ ば、高電流密度動作時の特性変動抑制効果に関してはゆ は任意でよいことになる。以上4つのいずれかの構造を 用いることにより、順メサエッジ付近でのベース層不純 物の通電時の拡散が抑制できるので、高電流密度動作時 の特性変動の少ないIII-V族化合物半導体へテロ接合 バイポーラトランジスタを作製することができる。ま た、上記3つのエミッタ平面形状のいずれかを有するII I-V族化合物半導体ヘテロ接合パイポーラトランジス タを、全部あるいは少なくとも差動増幅回路部にのみ用 いて回路を構成することにより、高電流密度動作時の特 性変動の少ない、III-V族化合物半導体へテロ接合バ

イポーラトランジスタを用いた回路を作製することがで

[0014]

きる。

【実施例】〔実施例1〕以下本発明の実施例である、ベース層不純物にBeを用いたAlGaAs/GaAsへテロ接合パイポーラトランジスタの第1の構造例を説明する。

【0015】素子断面構造は図3の通りである。エミッタは矩形で、その形成方向は図3に示す θ =90°とした。外部ベース層およびベース電極は、エミッタメサを取り囲む形となっている。従来 θ に関しては特に注意が払われてこなかったが、本実施例によれば、作用の項で説明したように θ =90°とすることで、エミッタの順メサエッジの長さに比較して、逆メサエッジの長い構造となり、例えば θ =0°や45°の場合に比較して、高電流密度動作時の特性変動を極めて少なくできる効果がある。

【0016】なお、本実施例ではAlGaAs/GaAs/GaAsへテロ接合バイポーラトランジスタの場合を示したが、他のIII-V族化合物半導体を用いたヘテロ接合バイポーラトランジスタの場合にも同様に適用できる。また、本実施例ではベース層不純物にBeを用いたが、Znを用いた場合にも同様な効果が得られる。

【0017】〔実施例2〕以下本発明の実施例である、ベース層不純物にBeを用いたAlGaAs/GaAs ヘテロ接合バイポーラトランジスタの第2の構造例を、図4を用いて説明する。

【0018】図4はエミッタ・ベース付近の平面図および総断面図である。エミッタは6角形で、最長辺が〔03011〕方向に平行となっており、外部ベース層およびベース電極はエミッタメサを取り囲む形となっている。素子の断面構造は図3の通りである。本素子を20℃において、2.5×10⁵ A/c m²のコレクタ電流密度で10分間連続通電した結果、初期コレクタ電流密度が1×10² A/c m²であるバイアス点でのコレクタ電流の減少率は15%以下であった。

【0019】本実施例によれば、エミッタは長い逆メサエッジを有し、かつ順メサ形状の現れない構造となるので、順メサエッジ付近でのベース層不純物の通電時の拡
が 散が抑制でき、高電流密度動作時の特性変動の極めて少ないヘテロ接合バイポーラトランジスタを作製できる効果がある。

【0020】なお、本実施例ではA1GaAs/GaAs<テロ接合パイポーラトランジスタの場合を示したが、他のIII-V族化合物半導体を用いたヘテロ接合パイポーラトランジスタの場合にも同様に適用できる。また、本実施例ではベース層不純物にBeを用いたが、Znを用いた場合にも同様な効果が得られる。

[0021] (実施例3) 以下本発明の実施例である、 50 ベース層不純物にBeを用いたAlGaAs/GaAs

6

ヘテロ接合バイポーラトランジスタの第3の構造例を、 図5を用いて説明する。

【0022】図5はエミッタ・ベース付近の平面図および縦断面図である。エミッタは矩形で、外部ベース層およびベース電極は、〔011〕方向に平行なエミッタの辺に接する領域のみに存在する形となっているため、

【011】方向と〔01-1〕方向とで異なった形状となっている。本素子を20℃において、2.5×10⁵ A/cm²のコレクタ電流密度で10分間連続通電した結果、初期コレクタ電流密度が1×10² A/cm² であるバイアス領域でのコレクタ電流の減少率は10%以下であった。

【0023】本実施例によれば、ベース電流は順メサエッジから流入せず、専ら逆メサエッジから流入することになるので、キャリアの再結合は順メサエッジ付近で発生しにくくなる結果、順メサエッジ付近でのベース層不純物の通電時の拡散が抑制でき、高電流密度動作時の特性変動の極めて少ないヘテロ接合バイポーラトランジスタを作製できる効果がある。

【0024】なお、本実施例ではAlGaAs/GaAsへテロ接合バイポーラトランジスタの場合を示したが、他のIII-V族化合物半導体を用いたヘテロ接合バイポーラトランジスタの場合にも同様に適用できる。また、本実施例ではベース層不純物にBeを用いたが、Znを用いた場合にも同様な効果が得られる。

【0025】〔実施例4〕以下本発明の実施例である、ベース層不純物にBeを用いたAlGaAs/GaAs ヘテロ接合バイポーラトランジスタを用いた差動増幅回 路について図6を用いて説明する。

【0026】実施例1、実施例2、および実施例3に示したIII-V族化合物半導体へテロ接合バイポーラトランジスタのいずれかを、図6中のトランジスタQ1、Q2およびQ3に用いて差動増幅回路を作製した。

【0027】本実施例によれば、高電流密度動作時の特性変動の極めて少ないヘテロ接合バイポーラトランジスタによる差動増幅回路を作製することができるので、該差動増幅回路の高電流密度動作時の特性変動も極めて小さく抑えることができる効果がある。

【0028】〔実施例5〕以下本発明の実施例である、(100) 面と異る基板上に形成したBeドープAlGaAs/GaAsへテロ接合バイポーラトランジスタを、図8を用いて説明する。

【0029】図8において、半導体基板110には(100)面から(111)A面方向に5°、(111)B面方向に3°(すなわち、φ=5°、ψ=3°)傾斜した半絶縁性GaAs基板を用い、実施例1と同様にBeをベース層不純物に用いたAlGaAs/GaAsへテロ接合バイポーラトランジスタを作製した。エミッタは矩形で、〔011〕方向を基板面に射影した方向に平行にエミッタ長辺を、それと垂直な方向にエミッタ矩辺を

۶

形成した。本構造では、実施例1と同様に、エミッタの順メサエッジの長さに比較して、逆メサエッジの長い構造となり20℃、2.5×10⁵ A/c m²のコレクタ電流密度で10分間連続通電した結果、初期コレクタ電流密度が1×10² A/c m²であるバイアス点でのコレクタ電流の減少率は20%以下であった。

【0030】なお、本実施例では $\psi=3^{\circ}$ の場合の例を示したが、 $|\psi| < 35.3^{\circ}$ であれば、ほぼ同様な特性変動抑制効果が得られる。

10 [0031]

【発明の効果】本発明によれば、エミッタの順メサエッジが(1)逆メサエッジに比較して短いか、(2)存在しないか、(3)外部ベース層を有しないかのいずれかにできるので、順メサエッジ付近でのベース層不純物の通電時の拡散が抑制でき、高電流密度動作時の特性変動の少ないIIIーV族化合物半導体へテロ接合バイポーラトランジスタを作製することができる。またさらに、該IIIーV族化合物半導体へテロ接合バイポーラトランジスタを、全部あるいは少なくとも差動増幅回路部にのみわけて回路を構成することにより、高電流密度動作時の特性変動の少ない、IIIーV族化合物半導体へテロ接合バイポーラトランジスタを用いた回路システムを作製することができる。

【図面の簡単な説明】

【図1】BeドープAlGaAs/GaAsへテロ接合 バイポーラトランジスタの高電流密度動作状態における コレクタ電流変動率のエミッタ形成方位依存性を示す実 験結果である

【図2】結晶方位およびエミッタ形成方位の説明図であ 30 る

【図3】AlGaAs/GaAsヘテロ接合バイポーラトランジスタの縦断面構造図である

【図4】本発明によるヘテロ接合バイポーラトランジスタの第2の構造例を示す平面図および縦断面構造図である

【図5】本発明によるヘテロ接合バイポーラトランジスタの第3の構造例を示す平面図および縦断面構造図である

【図6】本発明によるヘテロ接合バイポーラトランジス 40 夕を用いた差動増幅回路の例を示す回路図である


【図7】基板面の結晶軸に対する回転角の説明図である 【図8】(100)面と異る基板上に形成されたヘテロ 接合パイポーラトランジスタの縦断面構造図である 【符号の説明】

1…半導体基板、2、7…高ドープn型GaAs層、3 …n型GaAs層、4…高ドープp型GaAs層、5… アンドープGaAs層、6…n型AlGaAs層、8… AuGe電極、9…AuZn電極、10…順メサ形状、 11…逆メサ形状、100…(100)面、101…オ 50 リエンテーションフラット、102…エミッタ領域、1


10

03…エミッタメサ長辺、110…半導体基板。

【図1】




【図2】





【図4】

【図3】














【図7】



【図5】




[図8]



【図6】

図 6



Q₁,Q₂,Q₃…ヘテロ接合バイポーラトランジスタ

V_i : 入力電圧 V_R : 参照電圧 V₀₁, V₀₂:出力電圧

フロントページの続き

(72)発明者 石川 恭輔

東京都国分寺市東恋ケ窪1丁目280番地株式会社日立製作所中央研究所内

(72)発明者 草野 忠四郎

東京都国分寺市東恋ケ窪1丁目280番地株式会社日立製作所中央研究所内